摘要：Reed-Solomon码是目前最有效，应用最为广泛的纠错码之一。它不但能够随机纠正错误，而且它纠正突发错误的能力也很强。

本文首先介绍了RS编码器的原理，然后详细的介绍了RS编码器的设计，基于Verilog HDL硬件描述语言设计和FPGA实现RS编码器。编码器采用并行结构，编码器采用在Galoias域上算法实现关键模块, 求逆器采用查表方法。

该系统能够实现RS编码，具有纠正随机错误和突发错误的能力。结合Quartus II13.0和Modelsim软件进行模拟实验，得到的仿真波形和设计得到的结构，与公式算法所得的理论结构相同。从而表明编码器性能良好，具有较强的纠错能力。

关键字：FPGA，Quartus II仿真，RS码，纠错

目录

摘要

ABSTRACT

第一章绪论-5

1.1课题研究背景和意义-5

1.2国内外研究进展-6

1.3课题主要研究内容与关键技术-7

1.3.1课题研究任务-7

1.3.2技术要求-7

第二章设计RS编码器的基本原理及FPGA设计-8

2.1 RS码和BCH码-8

2.1.1 BCH码-8

2.1.2 RS码-8

2.2RS编码器-9

2.3 FPGA技术-11

2.3.1 FPGA技术的背景-11

2.3.2 FPGA的工作原理-11

第三章-RS编码器设计-12

3.1引言-12

3.2有限域元素的表示-12

3.3有限域元素的运算-14

3.3.1元素之间的加法运算-14

3.3.2元素之间的乘法运算和幂运算-14

3．4乘法器的设计-14

3.5 RS编码器的原理与设计-16

3.5.1 RS编码器的实现原理-16

3.5.2 RS编码器的设计-16

第四章基于FPGA的RS编码器实现-18

4.1RS编码器的FPGA实现的电路-18

4．2设计流程-19

4.3仿真结果-19

结束语-20

致谢-20

参考文献-21