摘要：基于Verilog HDL语言描述的FPGA电子秒表，通过按键实现正计时和自定义倒计时的切换。利用FPGA制作数字秒表，以该芯片为核心的开发板硬件电路简单，拥有较高的集成度，鲁棒性好。可以将秒表的外部电路和设计流程简化，而且可以减少设计系统的前期成本和模块体积。

本设计采用Cyclone Ⅳ FPGA芯片作为主控制芯片，本系统运用50Mhz的晶振时钟脉冲，用Verilog HDL语言设计分频器获得百分秒以及其他时钟信号，经过计数器对分、秒、百分秒的控制逻辑进行累加。并通过按键键盘进行倒计时的任意时间设置，最终通过译码器在数码管上显示。该系统能够很好的实现正计时和自定义倒计时功能，计时精度高。系统利用Quartus Ⅱ平台进行系统的编译、仿真、引脚设置以及FPGA开发板下载来完成整个设计。

关键词：数字秒表；现场可编程逻辑门阵列；硬件描述语言；分频

目  录

摘  要

ABSTRACT

第一章  绪 论-1

1.1 研究问题的背景和现状-1

1.2 研究目的及意义-1

1.3本课题研究的主要内容和目标-1

1.4 本章小结-2

第二章  FPGA以及开发平台简介-3

2.1 FPGA概述-3

2.2 FPGA的基本结构-3

2.3 FPGA设计方法-4

2.4 FPGA开发编程以及开发语言-4

2.5 QuartusⅡ设计平台-4

2.5.1软件开发环境-4

2.5.2 Quartus Ⅱ的设计流程-5

2.6本章小结-6

第三章  电子秒表的总体方案设计-7

3.1设计思路-7

3.2方案选择-7

3.2.1控制方案的选择-7

3.2.2芯片的选择-8

3.2.3时钟电路的选择-8

3.2.4显示电路选择-8

3.2.5选择设置模块选择-9

3.3 本章小结-10

第四章  系统电路总体设计-11

4.1系统设计总体框图-11

4.2分频模块电路设计-11

4.3按键模块设计-12

4.4倒计时模块-12

4.5正计时模块-12

4.6本章小结-13

第五章 系统的硬件下载-14

5.1建立设计项目-14

5.2输入设计文件-14

5.3编译设计文件-15

5.4设计项目的仿真验证-15

5.5引脚分配与器件编程-16

5.5.1引脚分配-16

5.5.2对目标器件编程-17

5.6下载验证-18

5.7本章小结-19

第六章  总结与展望-20

6.1总结-20

6.2展望-20

参考文献-21

致  谢-22

附  录-23