摘要：数字电路主要采用数字信号，来对数字量进行算术和逻辑运算。其中，计数器被广泛应用于各类数字系统中，逐步成为集成电路系统中重要的组成部分。

本文首先介绍了集成电路的发展历史以及设计流程，其次讲述了作为集成电路设计常用的软件平台Cadence的使用方法，并从原理图设计-前仿真-版图设计-后仿真的流程介绍了各阶段的设计目标以及设计方法。接着阐述了本次设计完成的十进制计数器的前、后端设计，最后总结。

本文设计一种可以完成十进制的脉冲计数器，其次这一脉冲计数器可以通过选择端实现加法计数以及减法计数。在结构上，其采用四个D触发器级联的结构，而D触发器的结构则采用基本的门电路设计，速度快，性能稳定。

关键词：集成电路设计  Cadence  D型主从触发器  十进制计数器 

目录

摘要

ABSTRACT

第一章  绪论-4

一、集成电路的概念-4

二、集成电路的发展史-4

三、集成电路的特点-4

四、集成电路的设计流程-5

第二章  软件使用-6

一、Cadence简介-6

二、Cadence软件前端设计与仿真-6

（一）原理图的输入-6

（二）创建仿真电路图-6

三、Cadence软件后端设计与仿真-8

（一）版图编辑输入-8

（二）版图的验证与仿真-9

第三章  十进制计数器设计-11

一、十进制计数器设计思路-11

（一）设计目标-11

（二）设计分析-11

（三）CMOS电路-12

（四）状态转换表-12

（五）驱动方程-13

二、十进制计数器设计流程-14

（一）与门设计、布局与仿真-14

1.二输入与门-14

2.三输入与门-15

3.四输入与门-17

（二）或门设计、布局与仿真-18

1.二输入或门-18

2.三输入或门-20

（三）D锁存器设计、布局与仿真-21

（四）D触发器设计、布局与仿真-24

（五）二选一数据选择器设计、布局与仿真-25

（六）十进制加法计数器设计、布局与仿真-27

（七）十进制减法计数器设计、布局与仿真-29

（八）十进制计数器设计、布局与仿真-31

第四章  总结-35

致谢-36

参考文献-37